GOA电路及GOA驱动显示装置.pdf

上传人:没水****6 文档编号:11455878 上传时间:2021-09-27 格式:PDF 页数:11 大小:604.28KB
收藏 版权申诉 举报 下载
GOA电路及GOA驱动显示装置.pdf_第1页
第1页 / 共11页
GOA电路及GOA驱动显示装置.pdf_第2页
第2页 / 共11页
GOA电路及GOA驱动显示装置.pdf_第3页
第3页 / 共11页
文档描述:

《GOA电路及GOA驱动显示装置.pdf》由会员分享,可在线阅读,更多相关《GOA电路及GOA驱动显示装置.pdf(11页完成版)》请在专利查询网上搜索。

1、(19)中华人民共和国国家知识产权局 (12)发明专利申请 (10)申请公布号 (43)申请公布日 (21)申请号 201910274224.4 (22)申请日 2019.04.08 (71)申请人 深圳市华星光电技术有限公司 地址 518132 广东省深圳市光明新区塘明 大道9-2号 (72)发明人 李二科 (74)专利代理机构 深圳翼盛智成知识产权事务 所(普通合伙) 44300 代理人 黄威 (51)Int.Cl. G09G 3/36(2006.01) (54)发明名称 一种GOA电路及GOA驱动显示装置 (57)摘要 本发明揭露一种GOA电路及GOA驱动显示装 置, 通过优化GOA电路。

2、, 采用由14个薄膜晶体管和 2个电容器组成的GOA单元, 分别实现拉高/拉低 节点信号、 时序控制、 放大输出信号的功能, 能够 在保证GOA电路性能的同时, 减少栅极芯片的使 用量, 从而实现显示装置窄边框的效果并降低生 产成本。 权利要求书2页 说明书5页 附图3页 CN 110111751 A 2019.08.09 CN 110111751 A 1.一种应用于显示装置的GOA电路, 包括级联的多个GOA单元, 其中第n级GOA单元对第n 级水平扫描线的充电进行控制; 其特征在于, 所述第n级GOA单元包括输入模块、 锁存模块、 放大输出模块以及反馈模块; 所述输入模块, 电连接第n-1。

3、级GOA单元的第一输出端(Ouput1(n-1)、 第n+2级GOA单元 的第一输出端(Ouput1(n+2)、 公共接地电压总线(VSS)以及所述第n级GOA单元的第一节点 (Q(n)和第二节点(P(n), 用于拉高或拉低所述第一节点(Q(n)的信号; 所述锁存模块, 电连接所述第一节点(Q(n)、 所述第二节点(P(n)、 所述公共接地电压 总线(VSS)、 第二时钟信号总线(CLK2)和所述第n级GOA单元的第一输出端(Ouput1(n)与第 二输出端(Ouput2(n), 用于维持所述第一节点(Q(n)的高电位, 以及拉低所述第二节点(P (n)的电位; 所述放大输出模块, 电连接所述。

4、第一节点(Q(n)、 第一时钟信号总线(CLK1)和所述第n 级GOA单元的第一输出端(Ouput1(n)与第二输出端(Ouput2(n), 用于对所述第n级GOA单元 的级传信号进行放大并输出; 所述反馈模块, 电连接所述第一节点(Q(n)、 所述第二节点(P(n)、 所述公共接地电压 总线(VSS)、 第一反馈信号总线(FLC1)和第二反馈信号总线(FLC2), 用于根据第一反馈信号 (FLC1)和第二反馈信号(FLC2)的交替控制拉低所述第一节点(Q(n)的电位。 2.如权利要求1所述的GOA电路, 其特征在于, 所述第n级GOA单元的第一输入端(Input1 (n)接收所述第n-1级G。

5、OA单元的第一输出端(Ouput1(n-1)传送的单脉冲级传信号, 其第 二输入端(Input2(n)接收所述第n+2级GOA单元的第一输出端(Ouput1(n+2)传送的单脉 冲级传信号, 其第一输出端(Ouput1(n)输出单脉冲级传信号至第n+1级GOA单元的第一输入 端(Input1(n+1)与第n-2级GOA单元的第二输入端(Input2(n-2), 以及其第二输出端 (Ouput2(n)输出栅极信号至显示装置的TFT阵列基板内。 3.如权利要求1所述的GOA电路, 其特征在于, 一启动信号(STV)输入第1级GOA单元的第 一输入端(Input1(1)。 4.如权利要求1所述的GO。

6、A电路, 其特征在于, 所述输入模块包括: 第一薄膜晶体管 (T1)、 第二薄膜晶体管(T2)以及第六薄膜晶体管(T6); 所述第一薄膜晶体管(T1)的源极和栅极短接后电连接所述第n-1级GOA单元的第一输 出端(Ouput1(n-1), 其漏极电连接所述第一节点(Q(n); 所述第二薄膜晶体管(T2)的源极电连接所述公共接地电压总线(VSS), 其栅极电连接 所述第n-1级GOA单元的第一输出端(Ouput1(n-1), 其漏极电连接所述第二节点(P(n); 所述第六薄膜晶体管(T6)的源极电连接所述公共接地电压总线(VSS), 其栅极电连接 所述第n+2级GOA单元的第一输出端(Ouput。

7、1(n+2), 其漏极电连接所述第一节点(Q(n)。 5.如权利要求1所述的GOA电路, 其特征在于, 所述锁存模块包括: 第三薄膜晶体管 (T3)、 第四薄膜晶体管(T4)、 第一电容器(C1)以及第二电容器(C2); 所述第三薄膜晶体管(T3)的源极电连接所述第二节点(P(n), 其栅极电连接所述第一 节点(Q(n), 其漏极电连接所述公共接地电压总线(VSS); 所述第四薄膜晶体管(T4)的源极电连接所述第二节点(P(n), 其栅极与漏极短接后电 连接所述第二时钟信号总线(CLK2); 所述第一电容器(C1)的一端电连接所述第一节点(Q(n), 其另一端电连接所述第n级 权利要求书 1/。

8、2 页 2 CN 110111751 A 2 GOA单元的第一输出端(Ouput1(n)与第二输出端(Ouput2(n); 所述第二电容器(C2)的一端电连接所述第二节点(P(n), 其另一端电连接所述公共接 地电压总线(VSS)。 6.如权利要求1所述的GOA电路, 其特征在于, 所述放大输出模块包括: 第五薄膜晶体管 (T5); 所述第五薄膜晶体管(T5)的源极电连接所述第一时钟信号总线(CLK1), 其栅极电连 接所述第一节点(Q(n), 其漏极电连接所述第n级GOA单元的第一输出端(Ouput1(n)与第二 输出端(Ouput2(n)。 7.如权利要求1所述的GOA电路, 其特征在于,。

9、 所述反馈模块包括: 第七薄膜晶体管 (T7)、 第八薄膜晶体管(T8)、 第九薄膜晶体管(T9)、 第十薄膜晶体管(T10)、 第十一薄膜晶体 管(T11)、 第十二薄膜晶体管(T12)、 第十三薄膜晶体管(T13)以及第十四薄膜晶体管(T14); 所述第七薄膜晶体管(T7)的源极与所述第八薄膜晶体管(T8)的漏极短接后电连接所 述第二节点(P(n), 所述第七薄膜晶体管(T7)的栅极电连接所述第二反馈信号总线 (FLC2), 其漏极电连接所述第n级GOA单元的第四节点(N(n), 所述第八薄膜晶体管(T8)的 源极电连接所述第n级GOA单元的第三节点(M(n), 其栅极电连接所述第一反馈信。

10、号总线 (FLC1); 所述第九薄膜晶体管(T9)的漏极与所述第十薄膜晶体管(T10)的源极短接后电连接所 述公共接地电压总线(VSS), 所述第九薄膜晶体管(T9)的源极电连接所述第四节点(N(n), 其栅极电连接所述第一反馈信号总线(FLC1), 所述第十薄膜晶体管(T10)的漏极电连接所 述第三节点(M(n), 其栅极电连接所述第二反馈信号总线(FLC2); 所述第十一薄膜晶体管(T11)与所述第十二薄膜晶体管(T12)的源极短接后电连接所 述公共接地电压总线(VSS), 漏极短接后电连接所述第一节点(Q(n), 所述第十一薄膜晶体 管(T11)的栅极电连接所述第四节点(N(n), 所述。

11、第十二薄膜晶体管(T12)的栅极电连接所 述第三节点(M(n); 所述第十三薄膜晶体管(T13)与所述第十四薄膜晶体管(T14)的源极短接后电连接所 述公共接地电压总线(VSS), 漏极短接后电连接所述第一节点(Q(n), 所述第十三薄膜晶体 管(T13)的栅极电连接所述第四节点(N(n), 所述第十四薄膜晶体管(T14)的栅极电连接所 述第三节点(M(n)。 8.一种GOA驱动显示装置, 其特征在于, 包括如权利要求17任一项所述的GOA电路。 权利要求书 2/2 页 3 CN 110111751 A 3 一种GOA电路及GOA驱动显示装置 技术领域 0001 本发明涉及显示技术领域, 尤其。

12、是涉及一种能够在保证GOA电路性能的同时减少 IC的使用量的GOA电路及GOA驱动显示装置。 背景技术 0002 随着光电与半导体技术的发展, 液晶显示器(Liquid Crystal Display, LCD)也得 到了蓬勃发展, 被广泛应用于人们的生活和工作中。 在诸多液晶显示器中, 薄膜晶体管液晶 显示器(Thin Film Transistor Liquid Crystal Display, 以下简称TFT-LCD)具有高空间 利用效率、 低消耗功率、 无辐射以及低电磁干扰等优越特性, 近来已成为市场的主流。 0003 阵列基板行驱动(Gate Driver on Array, 以下简。

13、称GOA)技术, 是利用现有TFT- LCD阵列制程, 将栅极芯片(Gate IC)的驱动功能集成到阵列(Array)基板上, 实现对栅极逐 行扫描的驱动方式的一项技术。 0004 如何能够在保证GOA电路性能的同时, 减少栅极芯片的使用量, 对实现显示器窄边 框(narrow border)的效果并降低生产成本有很大意义。 发明内容 0005 本发明的目的在于, 提供一种GOA电路及GOA驱动显示装置, 能够在保证GOA电路性 能的同时, 减少栅极芯片的使用量, 实现显示装置窄边框的效果并降低生产成本。 0006 为实现上述目的, 本发明提供了一种应用于显示装置的GOA电路, 包括级联的多个。

14、 GOA单元, 其中第n级GOA单元对第n级水平扫描线的充电进行控制; 所述第n级GOA单元包括 输入模块、 锁存模块、 放大输出模块以及反馈模块; 所述输入模块, 电连接第n-1级GOA单元 的第一输出端、 第n+2级GOA单元的第一输出端、 公共接地电压总线以及所述第n级GOA单元 的第一节点和第二节点, 用于拉高或拉低所述第一节点的信号; 所述锁存模块, 电连接所述 第一节点、 所述第二节点、 所述公共接地电压总线、 第二时钟信号总线和所述第n级GOA单元 的第一输出端与第二输出端, 用于维持所述第一节点的高电位, 以及拉低所述第二节点的 电位; 所述放大输出模块, 电连接所述第一节点、。

15、 第一时钟信号总线和所述第n级GOA单元的 第一输出端与第二输出端, 用于对所述第n级GOA单元的级传信号进行放大并输出; 所述反 馈模块, 电连接所述第一节点、 所述第二节点、 所述公共接地电压总线、 第一反馈信号总线 和第二反馈信号总线, 用于根据第一反馈信号和第二反馈信号的交替控制拉低所述第一节 点的电位。 0007 为实现上述目的, 本发明提供了一种GOA驱动显示装置, 包括本发明所述的GOA电 路。 0008 本发明的优点在于, 本发明通过优化GOA电路, 能够在保证GOA电路性能的同时, 减 少栅极芯片的使用量, 从而实现显示装置窄边框的效果并降低生产成本。 说明书 1/5 页 4。

16、 CN 110111751 A 4 附图说明 0009 为了更清楚地说明本发明实施例中的技术方案, 下面将对实施例描述中所需要使 用的附图作简单地介绍, 显而易见地, 下面描述中的附图仅仅是本发明的一些实施例, 对于 本领域技术人员来讲, 在不付出创造性劳动的前提下, 还可以根据这些附图获得其它的附 图。 0010 图1, 本发明GOA单元的架构示意图; 0011 图2, 本发明GOA单元一实施例的电路图; 0012 图3, 本发明GOA电路的GOA单元的排列与总线框架的架构示意图; 0013 图4为图3所示电路的输入输出时序图; 0014 图5, 本发明GOA驱动显示装置结构示意图。 具体实。

17、施方式 0015 下面详细描述本发明的实施方式, 所述实施方式的示例在附图中示出, 其中自始 至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。 下面通过参 考附图描述的实施方式是示例性的, 仅用于解释本发明, 而不能理解为对本发明的限制。 此 外, 本发明在不同例子中重复参考数字和/或参考字母, 这种重复是为了简化和清楚的目 的, 其本身不指示所讨论各种实施方式和/或设置之间的关系。 0016 为了将栅极芯片(Gate IC)驱动功能集成到玻璃基板上, 实现窄边框的效果, 增加 显示区域, 并降低生产成本, 本发明应用于显示装置的GOA电路, 对现有GOA电路进行优化, 采。

18、用由14个薄膜晶体管和2个电容器组成的GOA单元(14TFT+2C结构), 分别实现拉高/拉低 节点信号、 时序控制、 放大输出信号的功能。 驱动总线由第一时钟信号总线(CLK1)、 第二时 钟信号总线(CLK2)、 第一反馈信号总线(FLC1)、 第二反馈信号总线(FLC2)以及公共接地电 压总线(VSS)组成。 GOA单元的第一输入端(Input1)为单脉冲级传信号的逐级传送, 第1级 GOA单元的第一输入端(Input1)由启动信号(STV)输入, 第2级及之后均有上一级(第n-1级) 的GOA单元的第一输出端(Ouput1)进行信号传送; GOA单元的第二输入端(Input2)信号由下。

19、 下一级(第n+2级)的GOA单元的第一输出端(Ouput1)进行信号传送, GOA单元的第一输出端 (Ouput1)输出单脉冲级传信号至下一级(第n+1级)GOA单元的第一输入端(Input1)与上上 一级(第n-2级)GOA单元的第二输入端(Input2), 实现信号反馈; GOA单元的第二输出端 (Output2)输出的栅极信号(gate)输入至显示装置的TFT阵列基板内。 本发明在低功耗和高 性能部分有优势, 能够在保证GOA电路性能的同时, 减少栅极芯片的使用量, 从而实现显示 装置窄边框的效果并降低生产成本。 0017 参考图1-图4, 其中, 图1为本发明GOA单元的架构示意图,。

20、 图2为本发明GOA单元一 实施例的电路图, 图3为本发明GOA电路的GOA单元的排列与总线框架的架构示意图, 图4为 图3所示电路的输入输出时序图。 本发明GOA电路应用于显示装置, 包括级联的多个GOA单 元, 其中第n级GOA单元对第n级水平扫描线的充电进行控制。 0018 如图1所示, 以第n级GOA单元10为例, 其包括输入模块11、 锁存模块12、 放大输出模 块13以及反馈模块14。 0019 所述输入模块11电连接第n-1级GOA单元的第一输出端Ouput1(n-1)、 第n+2级GOA 单元的第一输出端Ouput1(n+2)、 公共接地电压总线VSS、 第n级GOA单元的第一。

21、节点Q(n)和 说明书 2/5 页 5 CN 110111751 A 5 第二节点P(n), 用于拉高或拉低所述第一节点Q(n)的信号。 0020 所述锁存模块12电连接第一节点Q(n)、 第二节点P(n)、 公共接地电压总线VSS、 第 二时钟信号总线CLK2和第n级GOA单元的第一输出端Ouput1(n)与第二输出端Ouput2(n), 用 于维持第一节点Q(n)的高电位, 以及拉低第二节点P(n)的电位。 0021 所述放大输出模块13电连接第一节点Q(n)、 第一时钟信号总线CLK1和第n级GOA单 元的第一输出端Ouput1(n)与第二输出端Ouput2(n), 用于对第n级GOA单。

22、元的级传信号进行 放大并输出。 0022 所述反馈模块14电连接第一节点Q(n)、 第二节点P(n)、 公共接地电压总线VSS、 第 一反馈信号总线FLC1和第二反馈信号总线FLC2, 用于根据第一反馈信号flc1和第二反馈信 号flc2的交替控制拉低第一节点Q(n)的电位。 0023 具体的, 如图2所示, 所述输入模块11包括: 第一薄膜晶体管T1、 第二薄膜晶体管T2 以及第六薄膜晶体管T6; 第一薄膜晶体管T1的源极和栅极短接后电连接第n-1级GOA单元的 第一输出端Ouput1(n-1), 其漏极电连接第一节点Q(n); 第二薄膜晶体管T2的源极电连接公 共接地电压总线VSS, 其栅。

23、极电连接第n-1级GOA单元的第一输出端Ouput1(n-1), 其漏极电 连接第二节点P(n); 第六薄膜晶体管T6的源极电连接公共接地电压总线VSS, 其栅极电连接 第n+2级GOA单元的第一输出端Ouput1(n+2), 其漏极电连接第一节点Q(n)。 通过输入模块11 实现对第一节点Q(n)的信号拉高和拉低的作用。 0024 所述锁存模块12包括: 第三薄膜晶体管T3、 第四薄膜晶体管T4、 第一电容器C1以及 第二电容器C2; 第三薄膜晶体管T3的源极电连接第二节点P(n), 其栅极电连接第一节点Q (n), 其漏极电连接公共接地电压总线VSS; 第四薄膜晶体管T4的源极电连接第二节。

24、点P(n), 其栅极与漏极短接后电连接第二时钟信号总线CLK2; 第一电容器C1的一端电连接第一节点 Q(n), 其另一端电连接第n级GOA单元的第一输出端Ouput1(n)与第二输出端Ouput2(n); 第 二电容器C2的一端电连接第二节点P(n), 其另一端电连接公共接地电压总线VSS。 通过锁存 模块12以维持第一节点Q(n)的高电位, 又利用第一节点Q(n)将第二节点P(n)的电位进行拉 低。 0025 所述放大输出模块13包括: 第五薄膜晶体管T5; 第五薄膜晶体管T5的源极电连接 第一时钟信号总线CLK1, 其栅极电连接第一节点Q(n), 其漏极电连接第n级GOA单元的第一 输出。

25、端Ouput1(n)与第二输出端Ouput2(n)。 通过放大输出模块13实现本级级传信号的放大 并输出。 0026 所述反馈模块14包括: 第七薄膜晶体管T7、 第八薄膜晶体管T8、 第九薄膜晶体管 T9、 第十薄膜晶体管T10、 第十一薄膜晶体管T11、 第十二薄膜晶体管T12、 第十三薄膜晶体管 T13以及第十四薄膜晶体管T14。 第七薄膜晶体管T7的源极与第八薄膜晶体管T8的漏极短接 后电连接第二节点P(n); 第七薄膜晶体管T7的栅极电连接第二反馈信号总线FLC2, 其漏极 电连接第n级GOA单元的第四节点N(n); 第八薄膜晶体管T8的源极电连接第n级GOA单元的第 三节点M(n)。

26、, 其栅极电连接第一反馈信号总线FLC1。 第九薄膜晶体管T9的漏极与第十薄膜 晶体管T10的源极短接后电连接公共接地电压总线VSS; 第九薄膜晶体管T9的源极电连接第 四节点N(n), 其栅极电连接第一反馈信号总线FLC1; 第十薄膜晶体管T10的漏极电连接第三 节点M(n), 其栅极电连接第二反馈信号总线FLC2。 第十一薄膜晶体管T11与所述第十二薄膜 晶体管T12)的源极短接后电连接所述公共接地电压总线VSS, 漏极短接后电连接所述第一 说明书 3/5 页 6 CN 110111751 A 6 节点Q(n); 第十一薄膜晶体管T11的栅极电连接第四节点N(n), 第十二薄膜晶体管T12。

27、的栅 极电连接第三节点M(n)。 第十三薄膜晶体管T13与第十四薄膜晶体管T14的源极短接后电连 接公共接地电压总线VSS, 漏极短接后电连接第一节点Q(n); 第十三薄膜晶体管T13的栅极 电连接第四节点N(n), 第十四薄膜晶体管T14的栅极电连接第三节点M(n)。 所述反馈模块14 利用对称结构, 实现第一反馈信号flc1和第二反馈信号flc2的交替控制拉低第一节点Q(n) 的电位, 防止直流应力(DC Stress)。 0027 如图3所示, 本发明GOA电路包括级联的多个GOA单元, 驱动总线由第一时钟信号总 线CLK1、 第二时钟信号总线CLK2、 第一反馈信号总线FLC1、 第二。

28、反馈信号总线FLC2以及公共 接地电压总线VSS组成。 具体的, 第n级GOA单元的第一输入端Input1(n)接收第n-1级GOA单 元的第一输出端Ouput1(n-1)传送的单脉冲级传信号, 其第二输入端Input2(n)接收第n+2 级GOA单元的第一输出端Ouput1(n+2)传送的单脉冲级传信号, 其第一输出端Ouput1(n)输 出单脉冲级传信号至第n+1级GOA单元的第一输入端Input1(n+1)与第n-2级GOA单元的第二 输入端Input2(n-2), 以及其第二输出端Ouput2(n)输出栅极信号至显示装置的TFT阵列基 板内。 而, 一启动信号STV输入第1级GOA单元。

29、的第一输入端Input1。 第1级GOA单元与第2级 GOA单元的第一输出端Ouput1均为仅输出单脉冲级传信号至其对于下一级GOA单元的第一 输入端Input1。 0028 即, GOA单元的第一输入端Input1为单脉冲级传信号的逐级传送, 第1级GOA单元的 第一输入端Input1由启动信号STV输入, 第2级及之后均有上一级(第n-1级)的GOA单元的第 一输出端Ouput1进行信号传送; GOA单元的第二输入端Input2信号由下下一级(第n+2级)的 GOA单元的第一输出端Ouput1进行信号传送, 实现信号反馈; GOA单元的第二输出端Output2 输出的栅极信号(gate)输。

30、入至显示装置的TFT阵列基板内。 0029 结合图2、 3、 4可知, 阶段1, 启动信号STV(第一输入端Input1输入的信号)通过第一 薄膜晶体管T1, 将第一节点Q(n)电位拉高; 第一节点Q(n)高电位将第三薄膜晶体管T3打开, 第二节点P(n)电位拉低, 反馈模块14关闭, 此时第一电容器C1充电, 第一节点Q(n)将第五薄 膜晶体管T5打开, 第一时钟信号总线CLK1输入低电平, 第一、 第二输出端Output1&2输出低 电平。 阶段2, 第一节点Q(n)仍为高电平, 此时第一时钟信号总线CLK1输入高电平, 第一、 第 二输出端Output1&2输出高电平。 阶段3, 第一节。

31、点Q(n)为高电平, 此时第一时钟信号总线 CLK1输入低电平, 第一、 第二输出端Output1&2输出低电平。 阶段4, 第二输入端Input2输入 高电平, 将第六薄膜晶体管T6打开, 第一节点Q(n)信号被拉低, 第三薄膜晶体管T3关闭。 阶 段5, 第二时钟信号总线CLK2输入高电平, 第四薄膜晶体管T4打开, 将第二节点P(n)电位拉 高, 反馈模块14进行工作, 持续保持第一节点Q(n)低电位。 0030 反馈模块14的工作原理为: 在第n帧(Frame)中第一反馈信号总线FLC1输入高电 平, 第二反馈信号总线FLC2输入低电平; 第九薄膜晶体管T9打开, 第四节点N(n)被拉。

32、低到公 共接地电压总线VSS的低电位, 第十一、 十三薄膜晶体管T11&T13关闭; 第八薄膜晶体管T8打 开, 第二节点P(n)的电压可以传送至第三节点M(n); 此时由于第二时钟信号总线CLK2输入 高电位打开第四薄膜晶体管T4, 将第二节点P(n)电位拉高; 当第二时钟信号总线CLK2输入 转换为低电平时, 第四薄膜晶体管T4关闭; 由于第二电容器C2的作用, 第二节点P(n)维持高 电平, 第三节点M(n)也维持高电平, 打开第十二、 十四薄膜晶体管T12&T14, 将公共接地电压 总线VSS的低电位信号传送到第一节点Q(n), 以保持第一节点Q(n)的持续高电位; 直到启动 说明书 。

33、4/5 页 7 CN 110111751 A 7 信号STV来临, 将第二薄膜晶体管T2或者第三薄膜晶体管T3打开, 第二节点P(n)被拉低到公 共接地电压总线VSS的低电位信号, 反馈模块14关闭。 同样在第n+1帧(Frame)中第一反馈信 号总线FLC1输入低电平, 第二反馈信号总线FLC2输入高电平; 第十薄膜晶体管T10打开, 第 三节点M(n)被拉低到公共接地电压总线VSS的低电位, 第十二、 十四薄膜晶体管T12&T14关 闭; 第七薄膜晶体管T7打开, 第二节点P(n)的电压可以传送至第四节点N(n); 此时由于第二 时钟信号总线CLK2输入高电位打开第四薄膜晶体管T4, 将第。

34、二节点P(n)电位拉高; 当第二 时钟信号总线CLK2输入转换为低电平时, 第四薄膜晶体管T4关闭; 由于第二电容器C2的作 用, 第二节点P(n)维持高电平, 第四节点N(n)也维持高电平, 打开第十一、 十三薄膜晶体管 T11&T13, 将公共接地电压总线VSS的低电位信号传送到第一节点Q(n), 以保持第一节点Q (n)的持续高电位; 直到启动信号STV来临, 将第二薄膜晶体管T2或者第三薄膜晶体管T3打 开, 第二节点P(n)被拉低到公共接地电压总线VSS的低电位信号, 反馈模块14关闭。 0031 基于同一发明构思, 本发明还提供了一种GOA驱动显示装置, 所述GOA驱动显示装 置包。

35、括本发明上述GOA电路。 0032 请参考图5, 本发明GOA驱动显示装置结构示意图, 图中左侧为现有显示装置结构 示意图作对比。 相比于现有技术中, 液晶面板511的显示区域外的边框处需要设置印刷线路 板(PCB)512以及栅极芯片(Gate IC)513, 无法实现窄边框的效果; 本发明GOA驱动显示装 置, 将栅极芯片驱动功能集成到阵列(Array)基板上形成GOA驱动显示面板521, GOA驱动显 示面板521的显示区域外的边框处设置印刷线路板(PCB)522, 可以实现窄边框的效果, 增加 显示区域, 并降低生产成本。 通过GOA电路设计优化, 减少晶体管数目, 可以实现低功耗和高 性能的特性, 能够在保证GOA电路性能的同时, 减少栅极芯片的使用量, 从而实现显示装置 窄边框的效果并降低生产成本。 0033 以上所述仅是本发明的优选实施方式, 应当指出, 对于本技术领域的普通技术人 员, 在不脱离本发明原理的前提下, 还可以做出若干改进和润饰, 这些改进和润饰也应视为 本发明的保护范围。 说明书 5/5 页 8 CN 110111751 A 8 图1 图2 说明书附图 1/3 页 9 CN 110111751 A 9 图3 说明书附图 2/3 页 10 CN 110111751 A 10 图4 图5 说明书附图 3/3 页 11 CN 110111751 A 11 。

展开阅读全文
内容关键字: GOA 电路 驱动 显示装置
关于本文
本文标题:GOA电路及GOA驱动显示装置.pdf
链接地址:https://www.zhuanlichaxun.net/pdf/11455878.html
关于我们 - 网站声明 - 网站地图 - 资源地图 - 友情链接 - 网站客服 - 联系我们

copyright@ 2017-2018 zhuanlichaxun.net网站版权所有
经营许可证编号:粤ICP备2021068784号-1 
 


收起
展开