半导体器件及制备方法、电子装置.pdf

《半导体器件及制备方法、电子装置.pdf》由会员分享，可在线阅读，更多相关《半导体器件及制备方法、电子装置.pdf（19页完成版）》请在专利查询网上搜索。

1、(19)国家知识产权局(12)发明专利申请(10)申请公布号 (43)申请公布日 (21)申请号 202310195353.0(22)申请日 2023.03.01(71)申请人 海信家电集团股份有限公司地址 528000 广东省佛山市顺德区容桂街道容港路8号(72)发明人 储金星周文杰杨晶杰(74)专利代理机构 北京同立钧成知识产权代理有限公司 11205专利代理师 王茜臧建明(51)Int.Cl.H01L 23/544(2006.01)H01L 23/482(2006.01)H01L 23/488(2006.01)(54)发明名称半导体器件及制备方法、电子装置(57)摘要本申请提供半导体器件。

2、及制备方法、电子装置，涉及半导体的领域。半导体器件设置有多个凹陷部，多个凹陷部用于连接引线；多个凹陷部呈多行多列设置；半导体器件还设置有至少一个凹陷连通部，凹陷连通部用于连接同一行中相邻的两个凹陷部，或者，凹陷连通部用于连接同一列中相邻的两个凹陷部；多个凹陷部和凹陷连通部共同形成接触图案，接触图案可用于识别半导体器件的规格信息。本申请能够解决不同类型的半导体器件的识别难度大，易出现半导体器件连接错误的问题。权利要求书2页 说明书11页 附图5页CN 116053256 A2023.05.02CN 116053256 A1.一种半导体器件，其特征在于，所述半导体器件设置有多个焊盘，所述多个焊盘中。

3、的至少部分所述焊盘形成有多个凹陷部和至少一个凹陷连通部，所述多个凹陷部呈多行多列设置，所述凹陷连通部用于连接同一行中相邻的两个所述凹陷部，或者，所述凹陷连通部用于连接同一列中相邻的两个所述凹陷部；所述多个凹陷部和所述凹陷连通部共同形成接触图案，所述接触图案可用于识别所述半导体器件的规格信息。2.根据权利要求1所述的半导体器件，其特征在于，所述接触图案包括多个信息单元，所述信息单元可用于指示数值N；所述信息单元包括M个所述凹陷部，以及用于连接M个所述凹陷部的N个所述凹陷连通部，N大于或等于0。3.根据权利要求2所述的半导体器件，其特征在于，在所述信息单元中，M个所述凹陷部同行设置，所述凹陷连通部。

4、连接同一行中相邻的两个所述凹陷部；或者，M个所述凹陷部同列设置，所述凹陷连通部连接同一列中相邻的两个所述凹陷部；或者，M个所述凹陷部呈多行多列设置，所述凹陷连通部连接同一行中相邻的两个所述凹陷部，和/或，所述凹陷连通部连接同一列中相邻的两个所述凹陷部。4.根据权利要求3所述的半导体器件，其特征在于，所述接触图案包括多个信息部，所述信息部配置为：多个所述信息单元通过M进制编码，以形成所述信息部。5.根据权利要求4所述的半导体器件，其特征在于，所述信息部包括沿所述凹陷部行方向排列的多个所述信息单元；在所述信息单元中，M设置为2，两个所述凹陷部同列设置，多个所述信息单元通过二进制编码，以形成所述信息。

5、部；所述二进制编码配置为：所述两个凹陷部通过所述凹陷连通部连通，以形成所述二进制编码中的数字1；所述两个凹陷部间隔设置，以形成所述二进制编码中的数字0。6.根据权利要求5所述的半导体器件，其特征在于，在所述信息部中，所述信息单元的列数等于所述二进制编码的位数，以使多个所述信息单元指示一个二进制数值，所述二进制数值用于指示所述半导体器件的规格信息。7.根据权利要求5所述的半导体器件，其特征在于，在所述信息部中，四列所述信息单元用于形成一位十进制数字；在所述信息单元的行方向上，至少一位所述十进位数字形成一个十进制数值，所述十进制数值用于指示所述半导体器件的规格信息。8.根据权利要求4所述的半导体器。

6、件，其特征在于，所述M进制编码设置为二进制编码、三进制编码、四进制编码和十进制编码中的一种。9.根据权利要求18任一项所述的半导体器件，其特征在于，所述半导体器件设置为功率型半导体器件；所述功率型半导体器件还包括层间绝缘膜，经由所述层间绝缘膜的开口的部分即接触孔，功率型半导体器件的半导体层与所述焊盘接触且电连接；在所述功率型半导体器件的所述半导体层与所述焊盘之间的所述接触孔呈多行多列设置，接触孔连通部用于连接同一行中相邻的两个所述接触孔，或者，接触孔连通部用于连权利要求书1/2 页2CN 116053256 A2接同一列中相邻的两个所述接触孔；所述焊盘在所述接触孔的相应位置处形成凹陷部，所述焊。

7、盘在所述接触孔连通部的相应位置处形成所述凹陷连通部；相对应的，所述焊盘的多个所述凹陷部呈多行多列设置，所述焊盘的所述凹陷连通部用于连接同一行中相邻的两个所述凹陷部，或者，所述焊盘的所述凹陷连通部用于连接同一列中相邻的两个所述凹陷部；多个所述凹陷部和所述凹陷连通部共同形成所述接触图案。10.一种半导体器件的制备方法，其特征在于，包括以下步骤：提供衬底，以及形成于所述衬底表面的层间绝缘膜；形成多个接触孔和接触孔连通部，包括以下步骤：通过掩膜板的部分开口去除部分所述层间绝缘膜，以形成多行多列设置的多个接触孔；通过所述掩膜板的另一部分所述开口去除部分所述层间绝缘膜，以形成至少一个接触孔连通部；在所述层。

8、间绝缘膜的表面形成焊盘，所述焊盘在所述接触孔的相应位置处形成凹陷部，所述焊盘在所述接触孔连通部的相应位置处形成凹陷连通部，相对应的，所述焊盘的多个所述凹陷部呈多行多列设置，所述焊盘的所述凹陷连通部用于连接同一行中相邻的两个所述凹陷部，或者，所述焊盘的所述凹陷连通部用于连接同一列中相邻的两个所述凹陷部；多个所述凹陷部和所述凹陷连通部共同形成接触图案。11.根据权利要求10所述的半导体器件的制备方法，其特征在于，所述接触图案包括多个信息单元，所述信息单元可用于指示数值N；形成所述信息单元，包括以下步骤：通过掩膜板的部分开口去除部分所述层间绝缘膜，以形成M个所述接触孔和N个所述接触孔连通部，M大于或。

9、等于2；所述接触孔连通部连接M个所述接触孔中的至少部分所述接触孔；在所述层间绝缘膜的表面形成焊盘层，以使M个所述凹陷部和N个所述凹陷连通部构成所述信息单元。12.一种电子装置，其特征在于，包括如权利要求19任一项所述的半导体器件。权利要求书2/2 页3CN 116053256 A3半导体器件及制备方法、电子装置技术领域0001本申请涉及半导体的领域，尤其涉及半导体器件及制备方法、电子装置。背景技术0002半导体器件是一种常见的电子器件，能够利用半导体材料特殊电特性来实现特定功能，广泛应用于集成电路中。在集成电路的制作工艺中，通常需要利用半导体器件的凹陷部实现多个半导体器件之间的连接与信号交互。。

10、然而，当集成电路中半导体器件的数量较多时，不同类型的半导体器件的识别难度大，易出现半导体器件连接错误的问题。发明内容0003本申请实施例提供半导体器件及制备方法、电子装置，用以解决不同类型的半导体器件的识别难度大，易出现半导体器件连接错误的问题。0004本申请实施例提供的半导体器件，所述半导体器件设置有多个焊盘，所述多个焊盘中的至少部分所述焊盘形成有多个凹陷部和至少一个凹陷连通部，所述多个凹陷部呈多行多列设置，所述凹陷连通部用于连接同一行中相邻的两个所述凹陷部，或者，所述凹陷连通部用于连接同一列中相邻的两个所述凹陷部；0005所述多个凹陷部和所述凹陷连通部共同形成接触图案，所述接触图案可用于识。

11、别所述半导体器件的规格信息。0006通过采用上述技术方案，在利用半导体器件形成集成电路时，可以通过多个凹陷部连接于引线，以使半导体器件可通过多个凹陷部连接于电路；当需要对半导体器件的类型进行识别时，可以通过观察或扫描接触图案等方式进行识别，从而能够通过多个凹陷部和凹陷连通部所形成的接触图案确定半导体器件的规格信息，以减小半导体器件的识别难度，进而减小半导体器件连接错误的可能性。0007在一些可能的实施方式中，所述接触图案包括多个信息单元，所述信息单元可用于指示数值N；0008所述信息单元包括M个所述凹陷部，以及用于连接M个所述凹陷部的N个所述凹陷连通部，N大于或等于0。0009在一些可能的实施。

12、方式中，在所述信息单元中，M个所述凹陷部同行设置，所述凹陷连通部连接同一行中相邻的两个所述凹陷部；0010或者，M个所述凹陷部同列设置，所述凹陷连通部连接同一列中相邻的两个所述凹陷部；0011或者，M个所述凹陷部呈多行多列设置，所述凹陷连通部连接同一行中相邻的两个所述凹陷部，和/或，所述凹陷连通部连接同一列中相邻的两个所述凹陷部。0012在一些可能的实施方式中，所述接触图案包括多个信息部，所述信息部配置为：多个所述信息单元通过M进制编码，以形成所述信息部。0013在一些可能的实施方式中，所述信息部包括沿所述凹陷部行方向排列的多个所述说明书1/11 页4CN 116053256 A4信息单元；0。

13、014在所述信息单元中，M设置为2，两个所述凹陷部同列设置，多个所述信息单元通过二进制编码，以形成所述信息部；0015所述二进制编码配置为：所述两个凹陷部通过所述凹陷连通部连通，以形成所述二进制编码中的数字1；所述两个凹陷部间隔设置，以形成所述二进制编码中的数字0。0016在一些可能的实施方式中，在所述信息部中，所述信息单元的列数等于所述二进制编码的位数，以使多个所述信息单元指示一个二进制数值，所述二进制数值用于指示所述半导体器件的规格信息。0017在一些可能的实施方式中，在所述信息部中，四列所述信息单元用于形成一位十进制数字；0018在所述信息单元的行方向上，至少一位所述十进位数字形成一个十。

14、进制数值，所述十进制数值用于指示所述半导体器件的规格信息。0019在一些可能的实施方式中，所述M进制编码设置为二进制编码、三进制编码、四进制编码和十进制编码中的一种。0020在一些可能的实施方式中，所述半导体器件设置为功率型半导体器件；0021所述功率型半导体器件还包括层间绝缘膜，经由所述层间绝缘膜的开口的部分即接触孔，功率型半导体器件的半导体层与所述焊盘接触且电连接；0022在所述功率型半导体器件的所述半导体层与所述焊盘之间的所述接触孔呈多行多列设置，接触孔连通部用于连接同一行中相邻的两个所述接触孔，或者，接触孔连通部用于连接同一列中相邻的两个所述接触孔；0023所述焊盘在所述接触孔的相应位。

15、置处形成凹陷部，所述焊盘在所述接触孔连通部的相应位置处形成所述凹陷连通部；0024相对应的，所述焊盘的多个所述凹陷部呈多行多列设置，所述焊盘的所述凹陷连通部用于连接同一行中相邻的两个所述凹陷部，或者，所述焊盘的所述凹陷连通部用于连接同一列中相邻的两个所述凹陷部；多个所述凹陷部和所述凹陷连通部共同形成所述接触图案。0025本申请实施例还提供一种半导体器件的制备方法，包括以下步骤：0026提供衬底，以及形成于所述衬底表面的层间绝缘膜；0027形成多个接触孔和接触孔连通部，包括以下步骤：通过掩膜板的部分开口去除部分所述层间绝缘膜，以形成多行多列设置的多个接触孔；通过所述掩膜板的另一部分所述开口去除部。

16、分所述层间绝缘膜，以形成至少一个接触孔连通部；0028在所述层间绝缘膜的表面形成焊盘，所述焊盘在所述接触孔的相应位置处形成凹陷部，所述焊盘在所述接触孔连通部的相应位置处形成凹陷连通部，相对应的，所述焊盘的多所述个凹陷部呈多行多列设置，所述焊盘的所述凹陷连通部用于连接同一行中相邻的两个所述凹陷部，或者，所述焊盘的所述凹陷连通部用于连接同一列中相邻的两个所述凹陷部；多个所述凹陷部和所述凹陷连通部共同形成接触图案。0029通过采用上述技术方案，当制备半导体器件时，通过掩膜板的开口去除部分焊盘层基础，以形成多行多列设置的多个接触孔；通过掩膜板的另一部分开口去除部分焊盘层基础，以形成至少一个接触孔连通部。

17、，在层间绝缘膜的表面形成焊盘层基础，焊盘层基础的说明书2/11 页5CN 116053256 A5至少部分设置于接触孔和接触孔连通部，以使焊盘层基础形成多个凹陷部和至少一个凹陷连通部；多个凹陷部和凹陷连通部共同形成接触图案，从而能够通过多个凹陷部和凹陷连通部所形成的接触图案确定半导体器件的规格信息，以减小半导体器件的识别难度，进而减小半导体器件连接错误的可能性。0030在一些可能的实施方式中，所述接触图案包括多个信息单元，所述信息单元可用于指示数值N；形成所述信息单元，包括以下步骤：0031通过掩膜板的部分开口去除部分所述层间绝缘膜，以形成M个所述接触孔和N个所述接触孔连通部，M大于或等于2；。

18、所述接触孔连通部连接M个所述接触孔中的至少部分所述接触孔；0032在所述层间绝缘膜的表面形成焊盘层，以使M个所述凹陷部和N个所述凹陷连通部构成所述信息单元。0033本申请实施例还提供一种电子装置，包括上述任一项所述的半导体器件。0034由于电子装置包括上述半导体器件，因此，该电子装置包括上述半导体器件的优点，具体可参见上文相关描述，在此不再赘述。附图说明0035此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本申请的实施例，并与说明书一起用于解释本申请的原理。0036图1为本申请实施例提供的半导体器件的第二安装面的结构示意图；0037图2为本申请实施例提供的半导体器件的AA视角的剖视。

19、图；0038图3为本申请实施例提供的半导体器件的BB视角的剖视图；0039图4为本申请实施例提供的半导体器件的CC视角的剖视图；0040图5为本申请实施例提供的栅极的结构示意图；0041图6为本申请实施例提供的接触图案的结构示意图；0042图7为本申请实施例提供的半导体器件的制备方法的流程示意图。0043附图标记说明：0044100、焊盘层；110、接触图案；111、凹陷部；112、凹陷连通部；120、发射极焊盘；130、栅极焊盘；200、导电层；300、集电极层；400、漂移层；410、栅极；411、栅极引出部；412、栅极连接部；420、发射极层；430、基极层；440、第二掺杂部；500。

20、、场截止层；600、层间绝缘膜；610、接触孔；700、钝化层；800、基板。0045通过上述附图，已示出本申请明确的实施例，后文中将有更详细的描述。这些附图和文字描述并不是为了通过任何方式限制本申请构思的范围，而是通过参考特定实施例为本领域技术人员说明本申请的概念。具体实施方式0046正如背景技术所述，在集成电路的制作工艺中，通常需要利用半导体器件的凹陷部实现多个半导体器件之间的连接与信号交互。然而，当集成电路中半导体器件的数量较多，且集成电路包括多个不同类型的半导体器件时，由于不同类型的半导体器件尺寸较为接近，使得不同类型的半导体器件的识别难度大，因此易出现由于半导体器件类型选择错说明书3。

21、/11 页6CN 116053256 A6误，而出现的半导体器件连接错误的问题。0047为了解决上述技术问题，本申请实施例提供一种半导体器件及制备方法、电子装置，该半导体器件设置有多个凹陷部，多个凹陷部用于连接引线；并且，半导体器件还设置有凹陷连通部，多个凹陷部和凹陷连通部共同形成接触图案，从而能够通过多个凹陷部和凹陷连通部所形成的接触图案确定半导体器件的规格信息，以减小半导体器件的识别难度，进而在集成电路的制作工艺中，能够减小半导体器件连接错误的可能性。0048这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。

22、。以下示例性实施例中所描述的实施方式并不代表与本申请相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本申请的一些方面相一致的装置和方法的例子。0049下面以具体地实施例对本申请的技术方案以及本申请的技术方案如何解决上述技术问题进行详细说明。下面这几个具体的实施例可以相互结合，对于相同或相似的概念或过程可能在某些实施例中不再赘述。下面将结合附图，对本申请的实施例进行描述。0050参照图1图6，本申请实施例提供一种半导体器件，半导体器件具有第一安装面，以及与第一安装面相背的第二安装面，多个焊盘的至少部分设置于半导体器件的第一安装面侧，多个焊盘的另一部分设置于半导体器件的第二安装面。

23、侧；多个焊盘设置于半导体器件的第一安装面侧的部分用于连接基板800，多个焊盘设置于半导体器件的第二安装面侧的部分用于形成接触图案110，接触图案110可用于识别半导体器件的规格信息。0051示例性的，半导体器件可以设置为功率型半导体器件，相对于其他类型的半导体器件，功率型半导体器件的焊盘面积大，在功率型半导体器件的焊盘易于形成接触图案110。0052相应的，基板800可以设置为陶瓷覆铜板等用于安装半导体器件的支撑，半导体器件通过第一安装面安装于基板800，且接触图案110设置于半导体器件的第二安装面，从而能够在将半导体器件连接于基板800的过程中，使得接触图案110能够始终朝向背离基板800的。

24、方向，进而使通过接触图案110识别半导体器件规格信息的过程更加方便。0053半导体器件可以设置为晶体管或二极管，例如，半导体器件可以设置为绝缘栅极场效晶体管(Metal Oxide Semiconductor Field Effect Transisto，简称为MOSFET)、绝缘栅双极型晶体管(Insulated Gate Bipolar Transistor，简称为IGBT)和快恢复二极管(Fast Recovery Diode，简称为FRD)中的一种。并且，接触图案110的位置可以根据半导体器件型号的不同进行调整，以使接触图案110的位置更适用于半导体器件的使用过程，从而使半导体器件的识。

25、别过程更加方便。0054例如，当半导体器件设置为绝缘栅极场效晶体管时，多个焊盘设置于半导体器件的第二安装面侧的部分包括电连接于栅极的栅极焊盘，以及电连接于源极的源极焊盘，栅极焊盘和源极焊盘中的至少一个可用于形成接触图案110。0055当半导体器件设置为绝缘栅双极型晶体管时，多个焊盘设置于半导体器件的第二安装面侧的部分包括电连接于栅极410的栅极焊盘130，以及电连接于发射极层420的发射极焊盘120，栅极焊盘130和发射极焊盘120中的至少一个可用于形成接触图案110。0056当半导体器件设置为快恢复二极管时，多个焊盘设置于半导体器件的第二安装面侧的部分包括电连接于阳极的阳极焊盘，阳极焊盘可用。

26、于形成接触图案110。说明书4/11 页7CN 116053256 A70057半导体器件设置为功率型半导体器件，功率型半导体器件还包括层间绝缘膜600，经由层间绝缘膜600的开口的部分即接触孔610，功率型半导体器件的半导体层与焊盘接触且电连接；在功率型半导体器件的半导体层与焊盘之间的接触孔610呈多行多列设置，接触孔连通部用于连接同一行中相邻的两个接触孔610，或者，接触孔连通部用于连接同一列中相邻的两个接触孔610；焊盘在接触孔610的相应位置处形成凹陷部111，焊盘在接触孔连通部的相应位置处形成凹陷连通部112；相对应的，焊盘的多个凹陷部111呈多行多列设置，焊盘的凹陷连通部112用于。

27、连接同一行中相邻的两个凹陷部111，或者，焊盘的凹陷连通部112用于连接同一列中相邻的两个凹陷部111；多个凹陷部111和凹陷连通部112共同形成接触图案110。下面以半导体器件设置为绝缘栅双极型晶体管为例，参照图1图4，对半导体器件的结构进行描述。示例性的，绝缘栅双极型晶体管包括导电层200、集电极层300、场截止层500、漂移层400、层间绝缘膜600、焊盘层100和钝化层700。其中，导电层200对应形成绝缘栅双极型晶体管的第一安装面，栅极焊盘130和发射极焊盘120对应形成绝缘栅双极型晶体管的部分第二安装面，且钝化层700覆盖于焊盘层100的边缘。0058参照图2，在发射极焊盘120所。

28、对应的部分绝缘栅双极型晶体管中，半导体器件的第二安装面侧即设置为漂移层400的上表面侧；n型的漂移层400的上表面侧设置有P型的基极层430，P型的基极层430的上表面侧设置有n+型的发射极层420和P+型的接触层440。基极层430、发射极层420和接触层440均能够通过离子注入等技术形成。多个间隔设置的栅极410贯穿发射极层420和基极层430而延伸至漂移层400。0059参照图4和图5，绝缘栅双极型晶体管还包括栅极引出部411和栅极连接部412，多个栅极410均通过栅极连接部412连接于栅极引出部411，栅极连接部412设置于多个栅极410的外侧且与栅极电连接；示例性的，栅极连接部412。

29、设置为方框型栅极连接部412，方框型栅极连接部412的边缘连接栅极引出部411。在栅极引出部411的上部隔着层间绝缘膜600形成有栅极焊盘130，经由层间绝缘膜600的开口的部分即接触孔610，栅极引出部411与栅极焊盘130接触，栅极引出部411与栅极焊盘130电连接。0060参照图1、图5和图6，示例性的，接触图案110可以设置于栅极焊盘130；栅极引出部411与栅极焊盘130之间的接触孔610呈多行多列设置，接触孔连通部用于连接同一行中相邻的两个接触孔610，或者，接触孔连通部用于连接同一列中相邻的两个接触孔610。栅极焊盘130在接触孔610的相应位置处形成凹陷部111，栅极焊盘130。

30、在接触孔连通部的相应位置处形成凹陷连通部112。各凹陷部111均穿过对应的接触孔610与栅极引出部411接触，各凹陷部111均电连接于栅极引出部411。各凹陷连通部112均穿过对应的接触孔连通部与极引出部411接触，各凹陷连通部112均电连接于栅极引出部411。相对应的，栅极焊盘130的多个凹陷部111呈多行多列设置，栅极焊盘130的凹陷连通部112用于连接同一行中相邻的两个凹陷部111，或者，栅极焊盘130的凹陷连通部112用于连接同一列中相邻的两个凹陷部111；并且，多个凹陷部111和凹陷连通部112共同形成接触图案110，接触图案110可用于识别半导体器件的规格信息。0061通过栅极引出。

31、部411与栅极焊盘130之间形成的接触孔610和接触孔连通部，从而栅极焊盘130在相应位置处形成凹陷部111和凹陷连通部112，进而形成用于识别半导体器件规格信息的接触图案110，因此，形成接触图案110的步骤在半导体器件的层间绝缘膜600形成工艺中通过光刻及蚀刻工艺既可实现，也就是说在制作半导体器件自身的工艺中形成说明书5/11 页8CN 116053256 A8接触图案110，无需增加额外的工序，例如激光加工工序等，且栅极引出部411处具有较大及较为集中区域用来形成接触图案110，易于形成接触图案和易于识别接触图案110。0062在栅极410的上部隔着层间绝缘膜600形成有发射极焊盘120。

32、。经由层间绝缘膜600的开口的部分即接触孔610，发射极层420和接触层440与发射极焊盘120接触，发射极层420和接触层440与发射极焊盘120电连接。0063在发射极层420和接触层440与发射极焊盘120之间的接触孔610呈多行多列设置，接触孔连通部用于连接同一行中相邻的两个接触孔610，或者，接触孔连通部用于连接同一列中相邻的两个接触孔610；0064发射极焊盘120在接触孔610的相应位置处形成凹陷部111，发射极焊盘120在接触孔连通部的相应位置处形成凹陷连通部112。0065相对应的，发射极焊盘120的多个凹陷部111呈多行多列设置，发射极焊盘120的凹陷连通部112用于连接同。

33、一行中相邻的两个凹陷部111，或者，发射极焊盘120的凹陷连通部112用于连接同一列中相邻的两个凹陷部111；多个凹陷部111和凹陷连通部112共同形成接触图案110。0066通过在发射极层420和接触层440与发射极焊盘之间的610和接触孔连通部，从而发射极焊盘120在相应位置处形成凹陷部111和凹陷连通部112，进而形成用于识别半导体器件规格信息的接触图案，因此，形成接触图案的步骤在半导体器件的层间绝缘膜600形成工艺中通过光刻及蚀刻工艺既可实现，也就是说在制作半导体器件自身的工艺中形成接触图案，无需增加额外的工序，例如激光加工工序等。0067发射极焊盘120处的所述接触图案110，不能形。

34、成于发射极焊盘120覆盖栅极410的区域。另外，发射极焊盘120下由于部分区域设置有栅极410，无法在发射极焊盘的任意设置接触孔610，接触孔610设置空间狭小，接触图案110制造性和识别性略差。0068并且，栅极焊盘130和/或发射极焊盘120的厚度设置为小于或等于10微米，例如，栅极焊盘130和/或发射极焊盘120的厚度设置为5微米，从而使栅极焊盘130和/或发射极焊盘120上接触图案110的形状与形成于层间绝缘膜600的接触孔610和接触孔连通部形状更加接近，以保证接触图案110指示作用的准确性。0069参照图6，接触图案110包括多个信息单元，信息单元可用于指示数字N；信息单元包括M个。

35、凹陷部111，以及用于连接M个凹陷部111的N个凹陷连通部112，N大于或等于0。0070示例性的，在信息单元中，M个凹陷部111同行设置，凹陷连通部112连接同一行中相邻的两个凹陷部111；容易理解的是，当同一行中相邻的两个凹陷部111均通过一个凹陷连通部112连通时，信息单元中共设置有M1个凹陷连通部112，则此时该信息单元用于指示数字NM1，因此该信息单元所用于指示数字N的最大值为M1，即N的最大值小于M。0071或者，M个凹陷部111同列设置，凹陷连通部112连接同一列中相邻的两个凹陷部111；当同一列中相邻的两个凹陷部111均通过一个凹陷连通部112连通时，信息单元中共设置有M1个凹。

36、陷连通部112，则此时该信息单元用于指示数字NM1，因此该信息单元所用于指示数字N的最大值为M1，即N的最大值小于M。0072或者，M个凹陷部111呈多行多列设置，凹陷连通部112连接同一行中相邻的两个凹陷部111，和/或，凹陷连通部112连接同一列中相邻的两个凹陷部111。例如，M设置为4，则四个凹陷部111呈两行两列排列，当同一行中相邻的两个凹陷部111，以及同一列中相邻的两说明书6/11 页9CN 116053256 A9个凹陷部111均通过一个凹陷连通部112连通时，信息单元中共设置有4个凹陷连通部112，则此时该信息单元用于指示数字N4，因此该信息单元所用于指示数字N的最大值为M，即。

37、N的最大值等于M。0073M设置为6，例如六个凹陷部111呈三行两列排列，当同一行中相邻的两个凹陷部111，以及同一列中相邻的两个凹陷部111均通过一个凹陷连通部112连通时，信息单元中共设置有7个凹陷连通部112，则此时该信息单元用于指示数字N7，因此该信息单元所用于指示数字N的最大值为M+1，即N的最大值大于M。0074容易理解的是，在信息单元中，当M个凹陷部111同行设置或同列设置时，信息单元所用于指示数字N的最大值为M1，即N的最大值小于M；当M个凹陷部111呈多行多列设置时，信息单元所用于指示数字N的最大值大于或等于M。0075在一些可能的实施方式中，接触图案110包括多个信息部，信。

38、息部配置为：多个信息单元通过M进制编码，以形成信息部。其中，每个信息部均可对应设置于半导体器件的一个规格信息，规格信息包括但不限于半导体器件的型号、额定电压和额定电流。例如，其中一个信息部可以对应半导体器件的型号，一个信息部可以对应半导体器件的额定电压，一个信息部可以对应设置于半导体器件的额定电流，本申请实施例对此不作进一步限制。0076参照图6，示例性的，信息部包括沿凹陷部111行方向的多个信息单元，在信息单元中，M设置为2，两个凹陷部111同列设置；容易理解的是，二进制编码对应设置于二进制数值，即每个信息单元均可通过二进制编码对应设置为二进制编码中的数字1和二进制编码中的数字0，从而能够通。

39、过二进制编码将信息单元转换为二进制数字；并且，多个信息单元可通过二进制编码形成二进制数值。0077参照图6，示例性的，二进制编码配置为：参照信息单元x，两个凹陷部111间隔设置，以形成二进制编码中的数字0；参照信息单元y，两个凹陷部111通过凹陷连通部112连通，以形成二进制编码中的数字1。0078或者，在信息单元中，M设置为3，三个凹陷部111同列设置，多个信息单元通过三进制编码，以形成信息部；容易理解的是，三进制编码对应设置于三进制数字，即每个信息单元均可通过三进制编码对应设置为数字0、数字0和数字2，从而能够通过三进制编码将信息单元转换为三进制数字。0079示例性的，三进制编码配置为：三。

40、个凹陷部111沿列方向依次间隔设置，以形成二进制编码中的数字0；三个凹陷部111中沿列方向相邻的其中两个凹陷部111通过凹陷连通部112连通，以形成二进制编码中的数字1；三个凹陷部111中沿列方向相邻的两个凹陷部111均通过凹陷连通部112连通，以形成二进制编码中的数字2。0080容易理解的是，M进制编码还可以设置为四进制编码或十进制编码，具体设置方式可以参考二进制编码和三进制编码，本申请实施例对此不再赘述。并且，在信息单元中，M个凹陷部111还可以同行设置，或呈多行多列设置，以能够通过M进制编码将信息单元转换为M进制数字，并能够通过M进制编码将至少一个M进制数字转换形成一个M进制数值。008。

41、1参照图6，在一些可能的实施方式中，在信息部中，M设置为2，两个凹陷部111同列设置。凹陷部111的列数等于二进制编码的位数，以使多个信息单元能够用于指示一个二进制数值，二进制数值用于指示半导体器件的规格信息。0082示例性的，以信息部a为例对信息部所指示的二进制数值进行描述，其中信息部a说明书7/11 页10CN 116053256 A10用于指示半导体器件的型号。0083如图6所示，以从右至左的方向，第一个信息单元包括两个凹陷部111和一个凹陷连通部112，则第一个信息单元对应设置为数字1；第二个信息单元包括两个凹陷部111和一个凹陷连通部112，则第二个信息单元对应设置为数字1；第三个信。

42、息单元包括两个凹陷部111和零个凹陷连通部112，则第三个信息单元对应设置为数字0；第四个信息单元包括两个凹陷部111和零个凹陷连通部112，则第四个信息单元对应设置为数字0；第五个信息单元包括两个凹陷部111和一个凹陷连通部112，则第五个信息单元对应设置为数字1，因此该信息部a所指示的数值为二进制数值10011，即十进制数值中的19，则信息部a用于指示半导体器件的型号19。0084或者，在信息部中，M设置为2，两个凹陷部111同列设置。在信息部中，四列信息单元用于形成一个十进制数值；在信息单元的行方向上，至少一位十进位数字形成一个十进制数值，十进制数值用于指示半导体器件的规格信息。0085。

43、示例性的，以信息部b为例对信息部所指示的数值进行描述，其中信息部b用于指示半导体器件的额定电流。0086如图所示，以从右至左的方向，前四列信息单元形成一个十进制数值，第一个信息单元包括两个凹陷部111和一个凹陷连通部112，则第一个信息单元对应设置为数字1；第二个信息单元包括两个凹陷部111和一个凹陷连通部112，则第二个信息单元对应设置为数字1；第三个信息单元包括两个凹陷部111和零个凹陷连通部112，则第三个信息单元对应设置为数字0；第四个信息单元包括两个凹陷部111和零个凹陷连通部112，则第四个信息单元对应设置为数字0；因此，前四列凹陷部111所形成的二进制数值为0011，即十进制数值。

44、中的3。0087并且，第五个信息单元包括两个凹陷部111和零个凹陷连通部112，则第五个信息单元对应设置为数字0；按照上述方式可以得出信息部b对应设置并用于指示半导体器件的额定电流为3A。0088示例性的，以信息部c为例对信息部所指示的数值进行描述，其中信息部c对应设置并用于指示半导体器件的额定电压。0089若凹陷部111的列数等于二进制编码的位数，以使信息部能够用于指示一个二进制数字时，则信息部c所指示的二进制数值为二进制数值0000011001010000，即十进制数值中的1616，则信息部c用于指示半导体器件的额定电压为1616V。0090若四列信息单元用于形成一个十进制数值，则信息部c。

45、最大可用于指示一个四位数的十进制数值，对应个位数的四列信息单元所形成的二进制数值为0000，即十进制数字中的0；对应十位数的四列信息单元所形成的二进制数值为0101，即十进制数字中的5；对应百位数的四列信息单元所形成的二进制数值为0110，即十进制数字中的6；对应千位数的四列信息单元所形成的二进制数值为0000，即十进制数字中的0，则信息部c用于指示半导体器件的额定电压为650V。0091当四列信息单元用于形成一个十进制数值，以使多列信息单元能够用于指示一个十进制数值时，可以将信息部的识别过程分为多个十进制数字进行识别，从而使信息部的识别过程更加方便。0092容易理解的是，当M设置为2，且信息。

46、单元通过二进制编码，以形成信息部时，四列凹陷部111所形成的二进制数值最大值为1111，即十进制数值中的15，而三列凹陷部111所说明书8/11 页11CN 116053256 A11形成的二进制数值最大值为111，即十进制数值中的7，因此需要通过四列凹陷部111用于形成一个十进制数值，以保证能够形成十进制数字8和十进制数字9。0093当M设置为3，且信息单元通过三进制编码，以形成信息部时，两列凹陷部111所形成的三进制数值最大值为22，即十进制数值中的8。因此需要通过三列凹陷部111用于形成一个十进制数字，以保证能够形成十进制数字9。0094综上所述，在利用半导体器件形成集成电路时，可以通过。

47、多个凹陷部111连接于引线，以使半导体器件可通过多个凹陷部111连接于电路；当需要对半导体器件的类型进行识别时，可以通过观察或扫描接触图案110等方式进行识别，从而能够通过多个凹陷部111和连通112部所形成的接触图案110确定半导体器件的规格信息，以减小半导体器件的识别难度，进而减小半导体器件连接错误的可能性。0095参照图1图7，本申请实施例还提供一种半导体器件的制备方法，包括以下步骤：提供衬底，以及形成于衬底表面的层间绝缘膜600；形成多个接触孔610，包括以下步骤：通过掩膜板的部分开口去除部分层间绝缘膜600，以形成多行多列设置的多个接触孔；通过掩膜板的另一部分开口去除部分层间绝缘膜6。

48、00，以形成至少一个接触孔连通部；在层间绝缘膜600的表面形成焊盘，焊盘在接触孔610的相应位置处形成凹陷部111，焊盘在接触孔连通部的相应位置处形成凹陷连通部112，相对应的，焊盘的多个凹陷部111呈多行多列设置，焊盘的凹陷连通部112用于连接同一行中相邻的两个凹陷部111，或者，焊盘的凹陷连通部112用于连接同一列中相邻的两个凹陷部111；多个凹陷部111和凹陷连通部112共同形成接触图案110。0096S101、提供衬底，以及形成于衬底表面的层间绝缘膜600；0097包括层叠设置的金属层200、集电极层300、场截止层400、掺杂有氮(化学式为N)离子的漂移层500，并且，层间绝缘膜60。

49、0设置于漂移层500背离场截止层的表面。0098S102、通过掩膜板的部分开口去除部分层间绝缘膜600，以形成多行多列设置的多个接触孔；通过掩膜板的另一部分开口去除部分层间绝缘膜600，以形成至少一个接触孔连通部；0099在一些可能的实施方式中，掩膜板可以设置为光刻型掩膜板，示例性的，可以通过光刻等方式在光刻胶层形成开口，以形成光刻型掩膜板，从而能够通过光刻型掩膜板上的开口去除层间绝缘膜600。0100示例性的，光刻型掩膜板的部分开口呈多行多列设置，从而能够通过该部分开口利用刻蚀等方式去除部分层间绝缘膜600，从而能够在层间绝缘膜600形成呈多行多列设置的多个接触孔；并且，光刻型掩膜板的另一部。

50、分开口连通于多行多列设置的相邻的两个开口，从而能够在层间绝缘膜600形成接触孔连通部；接触孔和接触孔连通部可形成接触孔610，以使焊盘层100能够通过接触孔和接触孔连通部电连接于栅极410或发射极层420。0101容易理解的是，掩膜板的开口的形状可以对应设置于接触图案110的形状，从而能够在层间绝缘膜600上形成多行多列设置的多个接触孔和至少一个接触孔连通部。当利用同一个掩膜板在层间绝缘膜600上形成多个同种规格信息的半导体器件时，由于多个半导体器件的规格信息相同，因此无需准备具有多种开口形状的掩膜板，从而使半导体器件的制备过程更加方便。0102并且，由于在半导体器件的制备过程中，通常需要利用。