半导体器件的制造方法和半导体器件.pdf
《半导体器件的制造方法和半导体器件.pdf》由会员分享,可在线阅读,更多相关《半导体器件的制造方法和半导体器件.pdf(11页完成版)》请在专利查询网上搜索。
1、(19)国家知识产权局(12)发明专利申请(10)申请公布号 (43)申请公布日 (21)申请号 202311386718.4(22)申请日 2023.10.25(71)申请人 致真存储(北京)科技有限公司地址 100191 北京市海淀区知春路6号(锦秋国际大厦)10层A03(72)发明人 姜晓东张丛曹凯华范晓飞刘宏喜王戈飞(74)专利代理机构 北京墨丘知识产权代理事务所(普通合伙)11878专利代理师 魏梳芳(51)Int.Cl.H10N 50/10(2023.01)H10N 50/80(2023.01)H10N 50/01(2023.01)H10B 61/00(2023.01)(54)发明。
2、名称半导体器件的制造方法和半导体器件(57)摘要本发明提供一种半导体器件的制造方法和半导体器件,属于半导体技术领域。该制造方法包括:刻蚀所述光刻胶层、所述硬掩膜膜层和所述磁隧道结膜层,形成磁隧道结MTJ,在磁隧道结MTJ的底部形成Footing结构;沉积介质层,所述介质层包裹硬掩膜膜层和磁隧道结MTJ,覆盖底电极层以及Footing结构的顶部;刻蚀介质层,移除硬掩膜膜层、底电极层以及Footing结构的顶部的介质层,在磁隧道结MTJ的底部侧壁周围刻蚀出沟槽,以切断Footing结构。本发明在图案化磁隧道结MTJ,形成Footing结构之后,先沉积介质层,对磁隧道结MTJ的侧壁和底电极层、及Fo。
3、oting结构进行原位保护,然后,刻蚀水平方向的介质层,在磁隧道结MTJ周围形成沟槽,切断Footing结构,进而解决Footing的影响。权利要求书1页 说明书6页 附图3页CN 117135994 A2023.11.28CN 117135994 A1.一种半导体器件的制造方法,其特征在于,所述半导体器件的制造方法包括:在半导体衬底上沉积底电极层、磁隧道结膜层、硬掩膜膜层和光刻胶层;刻蚀所述光刻胶层、所述硬掩膜膜层和所述磁隧道结膜层,形成磁隧道结MTJ,在所述磁隧道结MTJ的底部形成Footing结构;沉积第一介质层,所述第一介质层包裹刻蚀后的硬掩膜膜层和所述磁隧道结MTJ,覆盖所述底电极层。
4、以及所述Footing结构的顶部;以及刻蚀所述第一介质层,移除所述硬掩膜膜层、所述底电极层以及所述Footing结构的顶部的第一介质层,在所述磁隧道结MTJ的底部侧壁周围刻蚀出沟槽,以切断所述Footing结构。2.根据权利要求1所述的半导体器件的制造方法,其特征在于,所述磁隧道结膜层包括在所述底电极层上沉积的自由层、隧穿层和固定层。3.根据权利要求2所述的半导体器件的制造方法,其特征在于,在所述磁隧道结MTJ的底部侧壁周围刻蚀出沟槽之后,所述第一介质层包裹所述硬掩膜膜层、所述隧穿层以及所述固定层的侧壁,包裹所述自由层的部分侧壁。4.根据权利要求1所述的半导体器件的制造方法,其特征在于,所述硬。
5、掩膜膜层为金属硬掩膜层,或金属硬掩膜层与介质硬掩膜层组成的叠层。5.根据权利要求4所述的半导体器件的制造方法,其特征在于,所述金属硬掩膜层为单层金属硬掩膜或多层不同金属硬掩膜组成的叠层,所述介质硬掩膜层为单层介质硬掩膜或多层不同介质硬掩膜组成的叠层。6.根据权利要求1所述的半导体器件的制造方法,其特征在于,所述刻蚀所述光刻胶层、所述硬掩膜膜层和所述磁隧道结膜层,形成磁隧道结MTJ,包括:在所述光刻胶层上,形成磁隧道结MTJ图形;基于所述磁隧道结MTJ图形,以所述光刻胶层为掩膜,刻蚀所述硬掩膜膜层;以及以刻蚀后的硬掩膜膜层为掩膜,刻蚀所述磁隧道结膜层,形成所述磁隧道结MTJ。7.根据权利要求6所。
6、述的半导体器件的制造方法,其特征在于,通过反应离子刻蚀或离子束蚀刻,刻蚀所述硬掩膜膜层,以及通过离子束蚀刻,刻蚀所述磁隧道结膜层。8.根据权利要求1所述的半导体器件的制造方法,其特征在于,通过设置反应离子刻蚀的刻蚀参数,在所述磁隧道结MTJ的底部侧壁周围刻蚀出沟槽。9.根据权利要求1所述的半导体器件的制造方法,其特征在于,所述半导体器件的制造方法还包括:沉积第二介质层,所述第二介质层包裹所述硬掩膜膜层、所述磁隧道结MTJ、所述沟槽和切断后的Footing结构,覆盖所述底电极层的顶部。10.一种半导体器件,其特征在于,所述半导体器件通过权利要求19中任意一项所述的半导体器件的制造方法制作而成。权。
7、利要求书1/1 页2CN 117135994 A2半导体器件的制造方法和半导体器件技术领域0001本发明涉及半导体技术领域,具体地涉及一种半导体器件的制造方法和半导体器件。背景技术0002利用磁阻特性进行信息存储的非易失性磁性存储器SOTMRAM(Spinorbit torque magnetic random access memory ),以其高读写速度、高稳定性、非挥发性等优异性能,有望取代现存的存储器。SOTMRAM的工作原理是利用磁隧道结(magnetic tunnel junction,MTJ)在不同状态下磁阻的差异进行信息读写。磁隧道结MTJ包括自由层、氧化物的隧穿层和固定层的三。
8、明治结构,其中,固定层的磁化方向恒定不变,自由层的磁化方向可以由具有自旋霍尔效应的重金属层通入的电流改变。固定层与自由层的磁化方向相同时,磁隧道结MTJ对外表现例如为低电阻,反之对外表现例如为高电阻。高低电阻的两种状态可以代表计算机内存中的“0”与“1”,进行信息存储。0003刻蚀磁隧道结MTJ时,形成的足部(Footing)结构导致写入电流Ic增加和矫顽场Hc减小,以至于写入效率降低。Footing的形成原因包括:1)离子束蚀刻(Ions Beam Etching,IBE)时的阴影效应,即使用IBE图案化磁隧道结MTJ时,为了避免侧壁再沉积,通常放置晶圆的载台会与离子束呈一定角度,阴影效应使。
9、磁隧道结MTJ柱的底部刻蚀量较小,形成Footing结构;2)刻蚀停止在底电极之上,即为了避免刻蚀到底电极,造成侧壁再沉积使器件短路失效,刻蚀停止在隧穿层之下底电极之上,在底电极之上形成Footing结构。Footing结构会带来许多不利影响,一方面Footing的存在会使写入电流产生分流,Footing中的分流无SOT效应,使电流效率降低,工作电流增加,增加磁隧道结MTJ存储信息时的能耗;另一方面Footing结构的存在会降低隧穿磁阻效应(Tunneling Magnetoresistance Effect,TMR)以及矫顽场Hc,增加SOTMRAM的读写错误率。现有解决Footing的方式。
10、为使用IBE对footing结构进行二次刻蚀,然而,由于阴影的存在,该方法无法从根本上解决Footing问题。发明内容0004本发明实施例的目的是提供一种半导体器件的制造方法,该半导体器件的制造方法能够从根本上解决footing问题。0005为了实现上述目的,本发明实施例提供一种半导体器件的制造方法,所述半导体器件的制造方法包括:在半导体衬底上沉积底电极层、磁隧道结膜层、硬掩膜膜层和光刻胶层;刻蚀所述光刻胶层、所述硬掩膜膜层和所述磁隧道结膜层,形成磁隧道结MTJ,在所述磁隧道结MTJ的底部形成Footing结构;沉积第一介质层,所述第一介质层包裹刻蚀后的硬掩膜膜层和所述磁隧道结MTJ,覆盖所述。
11、底电极层以及所述Footing结构的顶部;以及刻蚀所述第一介质层,移除所述硬掩膜膜层、所述底电极层以及所述Footing结构的顶部的第一介质层,在所述磁隧道结MTJ的底部侧壁周围刻蚀出沟槽,以切断所述Footing结构。说明书1/6 页3CN 117135994 A30006可选的,所述磁隧道结膜层包括在所述底电极层上沉积的自由层、隧穿层和固定层。0007可选的,在所述磁隧道结MTJ的底部侧壁周围刻蚀出沟槽之后,所述第一介质层包裹所述硬掩膜膜层、所述隧穿层以及所述固定层的侧壁,包裹所述自由层的部分侧壁。0008可选的,所述硬掩膜膜层为金属硬掩膜层,或金属硬掩膜层与介质硬掩膜层组成的叠层。000。
12、9可选的,所述金属硬掩膜层为单层金属硬掩膜或多层不同金属硬掩膜组成的叠层,所述介质硬掩膜层为单层介质硬掩膜或多层不同介质硬掩膜组成的叠层。0010可选的,所述刻蚀所述光刻胶层、所述硬掩膜膜层和所述磁隧道结膜层,形成磁隧道结MTJ,包括:在所述光刻胶层上,形成磁隧道结MTJ图形;基于所述磁隧道结MTJ图形,以所述光刻胶层为掩膜,刻蚀所述硬掩膜膜层;以及以刻蚀后的硬掩膜膜层为掩膜,刻蚀所述磁隧道结膜层,形成所述磁隧道结MTJ。0011可选的,通过反应离子刻蚀或离子束蚀刻,刻蚀所述硬掩膜膜层,以及通过离子束蚀刻,刻蚀所述磁隧道结膜层。0012可选的,通过设置反应离子刻蚀的刻蚀参数,在所述磁隧道结MT。
13、J的底部侧壁周围刻蚀出沟槽。0013可选的,所述半导体器件的制造方法还包括:沉积第二介质层,所述第二介质层包裹所述硬掩膜膜层、所述磁隧道结MTJ、所述沟槽和切断后的Footing结构,覆盖所述底电极层的顶部。0014本发明实施例还提供一种半导体器件,所述半导体器件通过上述的半导体器件的制造方法制作而成。0015通过上述技术方案,本发明实施例在图案化磁隧道结MTJ,形成Footing结构之后,先沉积第一介质层,对磁隧道结MTJ的侧壁和底电极层、及Footing结构进行原位保护,然后,刻蚀水平方向的介质层,即,底电极层和Footing结构之上的介质层被刻蚀。在刻蚀第一介质层过程中,会在磁隧道结MT。
14、J周围形成沟槽,利用刻蚀形成的Trench切断Footing结构,进而解决Footing的影响,可以使写入电流Ic减小,矫顽场Hc增大,提高半导体器件(例如,SOTMRAM)的写入效率,且降低能耗。进一步地,还可以再沉积第二介质层,对磁隧道结MTJ进行包裹,以保护磁隧道结MTJ。0016本发明实施例的其它特征和优点将在随后的具体实施方式部分予以详细说明。附图说明0017附图是用来提供对本发明实施例的进一步理解,并且构成说明书的一部分,与下面的具体实施方式一起用于解释本发明实施例,但并不构成对本发明实施例的限制。在附图中:图1是本发明实施例提供的半导体器件的制造方法的流程示意图;图2是示例沉积各。
15、膜层的截面示意图;图3是示例依次图案化光刻胶层和硬掩膜膜层后各膜层的截面示意图;图4 是示例图案化MTJ膜层后各膜层的截面示意图;图5 是示例沉积介质层后各膜层的截面示意图;说明书2/6 页4CN 117135994 A4图6 是示例刻蚀介质层后磁隧道结MTJ形成沟槽切断Footing结构的截面示意图;以及图7 是示例刻蚀形成沟槽后沉积介质层包裹磁隧道结MTJ后的截面示意图。0018附图标记说明101光刻胶层;102硬掩膜膜层;103固定层;104隧穿层;105自由层;106底电极层;107Footing结构;108第一介质层;109沟槽;110第二介质层。具体实施方式0019以下结合附图对本。
16、发明实施例的具体实施方式进行详细说明。应当理解的是,此处所描述的具体实施方式仅用于说明和解释本发明实施例,并不用于限制本发明实施例。0020为便于描述,在此可以使用诸如“在 之下”、“在 下方”、“下部”、“在 之上”、“上部”等空间相对术语,以容易地描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外,空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上),而本发明实施例使用的空间相对描述符可以同样地作出相应的解释。此外,在随后的制造工艺中,在所描述的操作之中/之间可能存在一个或多个附加操作,并且操作顺序可以改变。
17、。在本公开中,短语“A、B和C之一”是指“A、B和/或C”(A、B、C,A和B,A和C,B和C,或A、B和C),除非另有说明,否则不表示来自A的一个元素、来自B的一个元素和来自C的一个元素。关于一个实施例描述的材料、配置、尺寸、工艺和/或操作可以在其他实施例中采用,并且可以省略其详细说明。0021下文以SOTMRAM的制造过程为例,介绍本发明实施例所提供的制造方法,但需要说明,本发明实施例所提供的半导体器件的制造方法具有普适性,不仅适用于SOTMRAM的制造,还同样适用于其他具有类似结构的半导体器件的制造。0022在刻蚀磁隧道结(magnetic tunnel junction,MTJ)时,为。
18、了避免使用离子束蚀刻(Ions Beam Etching,IBE),蚀刻到磁隧道结(Magnetic Tunnel Junction,MTJ)膜层下方的底电极膜层,造成底电极金属溅射到磁隧道结MTJ的侧壁,使磁隧道结MTJ短路,半导体器件失效,在蚀刻磁隧道结膜层时,IBE与待刻的磁隧道结膜层之间呈现一定角度。然而,这使得磁隧道结MTJ柱的底部会有阴影,相应的刻蚀量小,形成Footing结构。形成的Footing结构导致写入电流Ic增加和矫顽场Hc减小,以至于写入效率降低。现有解决Footing的方式为使用IBE对Footing结构进行二次刻蚀,然而,由于阴影的存在,该方法无法从根本上解决Foo。
19、ting问题。0023图1是本发明实施例提供的半导体器件的制造方法的流程示意图,请参考图1,所述半导体器件的制造方法可以包括以下步骤:步骤S110:在半导体衬底上沉积底电极层106、磁隧道结膜层、硬掩膜膜层102和光刻胶层101。0024本发明实施例优选的所述磁隧道结膜层包括在所述底电极层上沉积的自由层105、隧穿层104和固定层103。0025请参考图2,在半导体衬底上依次沉积底电极层106、磁隧道结膜层、硬掩膜膜层102以及光刻胶层101。其中,底电极层106可以为具有强自旋轨道耦合效应的导电层。底电说明书3/6 页5CN 117135994 A5极层106的材料可以为正自旋霍尔角材料,例。
20、如Pt、Pd、Hf、Au、AuPt、PtHf、PtCr、PtMn、FeMn、NiMn等;也可以为负自旋霍尔角材料,例如Ta、W、Hf、Ir、IrMn、W、WOx、WN、W(O,N)、TaN、TaB等;也可以是拓扑绝缘体材料,例如WTe2、BixSe1x、BixSb1x、(Bi,Sb)2Te3等;还也可以是多层膜结构,例如包括上述两种或以上的材料。磁隧道结膜层可以包括自由层105、隧穿层104和固定层103,即,三明治结构。0026本发明实施例优选的所述硬掩膜膜层102可以为金属硬掩膜层,或金属硬掩膜层与介质硬掩膜层组成的叠层。0027本发明实施例优选的所述金属硬掩膜层为单层金属硬掩膜或多层不同。
21、金属硬掩膜组成的叠层,本发明实施例优选的所述介质硬掩膜层为单层介质硬掩膜或多层不同介质硬掩膜组成的叠层。0028金属硬掩膜层的材料包括但不限于以下材料:Ta、Co、Ru、TaN、Ti、TiN、W等;介质硬掩膜层的材料包括但不限于以下材料:SiO、Si3N4、SiC、SiON等。0029步骤S120:刻蚀所述光刻胶层101、所述硬掩膜膜层102和所述磁隧道结膜层,形成磁隧道结MTJ,在所述磁隧道结MTJ的底部形成Footing结构107。0030优选的,步骤S120可以包括:在所述光刻胶层101上,形成磁隧道结MTJ图形;基于所述磁隧道结MTJ图形,以所述光刻胶层101为掩膜,刻蚀所述硬掩膜膜层。
22、102;以及以刻蚀后的硬掩膜膜层102为掩膜,刻蚀所述磁隧道结膜层,形成所述磁隧道结MTJ。0031以示例说明,图案化光刻胶层101,形成磁隧道结MTJ图形,以光刻胶层101为掩膜刻蚀硬掩膜膜层102,形成如图3所示的结构。移除光刻胶之后,以硬掩膜膜层102为掩膜刻蚀MTJ膜层,形成所述磁隧道结MTJ,在所述磁隧道结MTJ的底部形成Footing结构107,形成如图4所示的结构。0032优选的,通过反应离子刻蚀或离子束蚀刻,刻蚀所述硬掩膜膜层,以及通过离子束蚀刻,刻蚀所述磁隧道结膜层。0033以示例说明,使用反应离子刻蚀(Reactive Ions Etching,RIE)或IBE,图案化硬掩。
23、膜膜层102。使用IBE,图案化磁隧道结膜层。在图案化磁隧道结膜层时,会在磁隧道结MTJ底部形成Footing结构107,进而影响半导体器件的性能。如上文所述,原因包括:IBE呈一定角度对磁隧道结膜层膜层进行刻蚀,磁隧道结MTJ(柱)形成的阴影会在磁隧道结MTJ底部形成Footing结构107;为了避免刻蚀到底电极层106,进而溅射起的金属再沉积在磁隧道结MTJ的侧壁,造成半导体器件失效,因此,刻蚀停止在底电极层106之上的膜层,Footing结构107的形成使自由层尺寸大于磁隧道结MTJ结,如图4所示,降低了半导体器件的矫顽场Hc。0034步骤S130:沉积第一介质层108,所述第一介质层1。
24、08包裹刻蚀后的硬掩膜膜层102和所述磁隧道结MTJ,覆盖所述底电极层106以及所述Footing结构107的顶部。0035请参考图5,以示例说明,在刻蚀后的磁隧道结MTJ上沉积第一介质层108,第一介质层108的材料包括但不限于以下材料:SiO2、Si3N4、SiC、SiOC等。以第一介质层108的材料为SiO2为例,该SiO2层108包裹磁隧道结MTJ、硬掩膜膜层102的侧壁和硬掩膜膜层102的顶部以及覆盖Footing结构107和底电极层106的顶部。第一介质层108可以充当步骤S140的刻蚀的掩膜,还可以对磁隧道结MTJ的侧壁进行原位保护,避免刻蚀过程中金属反溅沉积在侧壁,造成半导体器。
25、件短路。0036步骤S140:刻蚀所述第一介质层108,移除所述硬掩膜膜层102、所述底电极层106说明书4/6 页6CN 117135994 A6以及所述Footing结构107的顶部的第一介质层108,在所述磁隧道结MTJ的底部侧壁周围刻蚀出沟槽109,以切断所述Footing结构107。0037优选的,通过设置反应离子刻蚀的刻蚀参数,在所述磁隧道结MTJ的底部侧壁周围刻蚀出沟槽109。0038请参考图6,以示例说明,刻蚀第一介质层108,刻蚀移除磁隧道结MTJ、底电极层106以及Footing结构107的顶部的第一介质层108。在RIE刻蚀过程中,可以通过设置合适的刻蚀参数(该参数可以通。
26、过大量实验获得),在磁隧道结MTJ的底部侧壁周围刻蚀出沟槽(Trench)109,Trench109能够切断Footing结构107,继而解决Footing结构107所造成的影响。0039优选的,在所述磁隧道结MTJ的底部侧壁周围刻蚀出沟槽109之后,所述第一介质层108包裹所述硬掩膜膜层102、所述隧穿层104以及所述固定层103的侧壁,包裹所述自由层105的部分侧壁。0040继续参考图6,以第一介质层108的材料为SiO2为例,对该SiO2层108进行刻蚀,刻蚀移除硬掩膜膜层102的顶部以及覆盖在Footing结构107和底电极层106的顶部的部分,使第一介质层108包裹硬掩膜膜层102、。
27、隧穿层104以及固定层103的侧壁,包裹自由层105的部分侧壁。在此过程中,通过刻蚀参数的设置,可以使磁隧道结MTJ的底部周围形成Trench109,Trench109的存在切断Footing结构107,从而消除Footing结构107所带来的不利影响。0041优选的,所述半导体器件的制造方法还包括:沉积第二介质层110,所述第二介质层110包裹所述硬掩膜膜层102、所述磁隧道结MTJ、所述沟槽109和切断后的Footing结构107,覆盖所述底电极层106的顶部。0042进一步优选的,通过化学气相沉积,沉积所述第二介质层110。0043请参考图7,完成第一介质层108的材料为SiO2的刻蚀,。
28、在磁隧道结MTJ周围形成沟槽109之后,还可以通过化学气相沉积(Chemical Vapor Deposition,CVD)的方式沉积第二介质层110,对磁隧道结MTJ进行包裹,以保护磁隧道结MTJ。0044据此,本发明实施例在图案化磁隧道结MTJ,形成Footing结构107之后,先沉积第一介质层108,对磁隧道结MTJ的侧壁和底电极层106、及Footing结构107进行原位保护,然后,刻蚀水平方向的第一介质层108,即,底电极层106和Footing结构107之上的第一介质层108被刻蚀。在第一介质层108刻蚀过程中,通过控制刻蚀参数,会在磁隧道结MTJ周围形成沟槽109,利用刻蚀形成的。
29、沟槽109切断Footing结构107,进而解决Footing的影响,可以使写入电流Ic减小,矫顽场Hc增大,提高半导体器件(例如,SOTMRAM)的写入效率,且降低能耗。进一步地,还可以再沉积第二介质层110,对磁隧道结MTJ进行包裹,以保护磁隧道结MTJ。0045本发明实施例还提供一种半导体器件,所述半导体器件通过上述的半导体器件的制造方法制作而成。0046本发明实施例还提供一种电子设备,所述电子设备包括处理器以及与所述处理器耦合上述的半导体器件。0047本发明实施例所提供的半导体器件和电子设备的技术细节和效果与本发明实施例提供半导体器件的制造方法类似,可以参考上文,此处不再赘述。0048。
30、还需要说明的是,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的说明书5/6 页7CN 117135994 A7包含,从而使得包括一系列要素的过程、方法、商品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、商品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个”限定的要素,并不排除在包括要素的过程、方法、商品或者设备中还存在另外的相同要素。0049以上仅为本申请的实施例而已,并不用于限制本申请。对于本领域技术人员来说,本申请可以有各种更改和变化。凡在本申请的精神和原理之内所作的任何修改、等同替换、改进等,均应包含在本申请的权利要求范围之内。说明书6/6 页8CN 117135994 A8图 1图 2说明书附图1/3 页9CN 117135994 A9图 3图 4图 5说明书附图2/3 页10CN 117135994 A10图 6图 7说明书附图3/3 页11CN 117135994 A11。
- 内容关键字: 半导体器件 制造 方法
链接地址:https://www.zhuanlichaxun.net/pdf/14338745.html